MT9072AB datasheet(17/275 Pages) ZARLINK

17 / 275 page

MT9072

Data Sheet

List of Tables

Zarlink Semiconductor Inc.

Table 1 - ST-BUS vs. PCM24 Channel Relationship for 2.048 Mbit/s DST/CST Streams (T1) . . . . . . . . . . . . . . . 41

Table 2 - ST-BUS Channel vs. PCM24 Channel Relationship for 8.192 Mbit/s DST/CST Streams (T1) . . . . . . . . 41

Table 3 - ST-BUS vs. PCM24 to Channel Relationship for IMA DST Streams (T1) . . . . . . . . . . . . . . . . . . . . . . . . 42

Table 4 - ST-BUS Channel vs. PCM30 Timeslot for 2.048 Mbit/s DST/CST Streams (E1) . . . . . . . . . . . . . . . . . . 43

Table 5 - ST-BUS Channel vs. PCM30 Timeslot Relationship for 8.192 Mbit/s DST/CST Streams (E1). . . . . . . . 43

Table 6 - PCM30 Timeslot to PCM30 Channel Relationship (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Table 7 - Registers Related to Framing Mode for the MT9072 (T1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Table 8 - D4 Superframe Structure (T1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Table 9 - ESF Superframe Structure (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Table 10 - G.802 ST-BUS to PCM24 Mapping (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Table 11 - Registers Related to Framing for MT9072 (E1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

Table 12 - CRC-4 FAS and NFAS Structure (E1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Table 13 - Operation of AUTC, ARAI and TALM Control Bits (E1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Table 14 - Registers Related to the Elastic Buffer (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Table 15 - Registers Related to Elastic Store (E1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Table 16 - Registers Related to the Data Link and Bit Oriented Messages (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . 58

Table 17 - Data Link and Sa Bits Configuration and Status Registers (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Table 18 - MT9072 National Bit Buffers (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Table 19 - Transmit PCM30 National Bits from ST-BUS 2.048 Mbit/s or 8.192 Mbit/s DSTi (E1) . . . . . . . . . . . . . 62

Table 20 - Receive PCM30 National Bits to ST-BUS 2.048 Mbit/s or 8.192 Mbit/s DSTo (E1) . . . . . . . . . . . . . . . 62

Table 21 - T1.403 and T1.408 Message Oriented Performance Report Structure (T1) . . . . . . . . . . . . . . . . . . . . . 63

Table 22 - Registers Related to Signaling (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

Table 23 - Registers Related to CAS Signaling (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

Table 24 - Channel Associated Signaling (CAS) Multiframe Structure (E1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

Table 25 - Transmit PCM30 CAS Channels 1 to 30 from ST-BUS 2.048 Mbit/s or 8.192 Mbit/s CSTi (E1). . . . . . 68

Table 26 - Receive PCM30 CAS Channels 1 to 30 to ST-BUS 2.048 Mbits or 8.192 Mbits CSTo (E1). . . . . . . . . 68

Table 27 - Transmit PCM30 CCS from ST-BUS 2.048 Mbit/s or 8.192 Mbit/s CSTi (E1). . . . . . . . . . . . . . . . . . . . 69

Table 28 - Transmit PCM30 CCS from ST-BUS 2.048 Mbit/s or 8.192 Mbit/s DSTi (E1). . . . . . . . . . . . . . . . . . . . 69

Table 29 - Receive PCM30 CCS to ST-BUS 2.048 Mbit/s or 8.192 Mbit/s CSTo (E1). . . . . . . . . . . . . . . . . . . . . . 70

Table 30 - Receive PCM30 CCS to ST-BUS 2.048 Mbit/s or 8.192 Mbit/s DSTo (E1). . . . . . . . . . . . . . . . . . . . . . 70

Table 31 - CCS (Timeslot 15, 16 & 31) Source and Destination Summary Table (E1) . . . . . . . . . . . . . . . . . . . . . 71

Table 32 - HDLC Related Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

Table 33 - HDLC Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Table 34 - Framer and Register Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

Table 35 - Registers Related to IMA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Table 36 - Reset Status (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Table 37 - Reset Status (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

Table 38 - Registers Related to Loopbacks (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

Table 39 - Registers Related to In Band Loopbacks (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

Table 40 - Register Related to Setting Up Loopbacks (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

Table 41 - Error Counters Summary (T1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

Table 42 - Registers Required for Observing and Clearing Error Counters (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Table 43 - Error Counter and Event Dependency (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

Table 44 - Registers Related to PRBS Testing (T1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Table 45 - Mu Law Digital Milliwatt Pattern (T1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

Table 46 - Alarm Control and Status Bits (T1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

Table 47 - Registers Related to Maintenance and Alarms (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Table 48 - A-Law Digital Milliwatt Pattern (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

MT9072AB датащи(PDF) 17 Page - Zarlink Semiconductor Inc

MT9072AB датащи(HTML) 17 Page - Zarlink Semiconductor Inc

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

датащи скачать

ссылки URL