AD9549 datasheet(14/78 Pages) AD

поискавой системы для электроныых деталей

AD9549 датащи(PDF) 14 Page - Analog Devices

номер детали	AD9549

подробное описание детали	Dual Input Network Clock Generator/Synchronizer

PDF	78 Pages

Scroll/Zoom	100%

производитель	AD [Analog Devices]

домашняя страница	http://www.analog.com

Logo

14 / 78 page

AD9549

Preliminary Technical Data

Rev. PrA | Page 14 of 78

Plot 3: Additive Phase Noise at HSTL Output Driver. Sysclk = 1 GHz

(SysClk PLL Enabled and driven by 25 MHz Wenzel Oscillator.)

Ref=19.44 MHz., Fout=311.04 MHz, DPLL loop BW= 1 kHz.

Plot 4: Additive Phase Noise at HSTL Output Driver. Sysclk= 1 GHz

(SysClk PLL Enabled and driven by 25 MHz Wenzel Oscillator.).

Ref=19.44 MHz., Fout=622.08 MHz, DPLL loop BW= 1 kHz. HSTL

Doubler Enabled.

Plot 5: Additive Phase Noise at HSTL Output Driver. Sysclk = 1 GHz.

(Sysclk PLL enabled and driven with 25MHz Wenzel Oscillator.)

Fin=19.44 MHz, Fout=155.52 MHz.

DPLL loop BW=1 kHz

Plot 6: Additive Phase Noise at HSTL Output Driver.

Sysclk = 500 MHz. Sysclk PLL disabled.

Fin=8 kHz, Fout= 155.52 MHz. DPLL loop BW= 400 Hz.

Вашему бизинису помогли Аллдатащит? [ DONATE ]
Что такое Аллдатащит \| реклама \| контакт \| Конфиденциальность \| Ссылка на техническое описание \| обмен ссыками \| поиск по производителю All Rights Reserved©Alldatasheet.com
Mirror Sites English : Alldatasheet.com \| English : Alldatasheet.net \| Chinese : Alldatasheetcn.com \| German : Alldatasheetde.com \| Japanese : Alldatasheet.jp Russian : Alldatasheetru.com \| Korean : Alldatasheet.co.kr \| Spanish : Alldatasheet.es \| French : Alldatasheet.fr \| Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com \| Polish : Alldatasheet.pl \| Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in \| Mexican : Alldatasheet.com.mx \| British : Alldatasheet.co.uk \| New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com \| icmetro.com

Вашему бизинису помогли Аллдатащит? [ DONATE ]

Family Site : ic2ic.com | icmetro.com