| поискавой системы для электроныых деталей |
|
MNSC140CORE датащи(PDF) 57 Page - Freescale Semiconductor, Inc |
|
|
|||||||||||||||||||||||||||||
MNSC140CORE датащи(HTML) 57 Page - Freescale Semiconductor, Inc |
|
57 / 88 page ![]() AC Timings MSC8122 Technical Data, Rev. 13 Freescale Semiconductor 2-23 2.5.10.2 MII Mode Timing 2.5.10.3 RMII Mode Table 2-24. MII Mode Signal Timing No. Characteristics Min Max Unit 803 ETHRX_DV, ETHRXD[0–3], ETHRX_ER to ETHRX_CLK rising edge set-up time 3.5 — ns 804 ETHRX_CLK rising edge to ETHRX_DV, ETHRXD[0–3], ETHRX_ER hold time 3.5 — ns 805 ETHTX_CLK to ETHTX_EN, ETHTXD[0–3], ETHTX_ER output delay •1.1 V core •1.2 V core 1 1 14.6 12.6 ns ns Figure 2-18. MII Mode Signal Timing Table 2-25. RMII Mode Signal Timing No. Characteristics 1.1 V Core 1.2 V Core Unit Min Max Min Max 806 ETHTX_EN,ETHRXD[0–1], ETHCRS_DV, ETHRX_ER to ETHREF_CLK rising edge set-up time 1.6 — 2 — ns 807 ETHREF_CLK rising edge to ETHRXD[0–1], ETHCRS_DV, ETHRX_ER hold time 1.6 — 1.6 — ns 811 ETHREF_CLK rising edge to ETHTXD[0–1], ETHTX_EN output delay. 3 12.5 3 11 ns Figure 2-19. RMII Mode Signal Timing Valid ETHRX_CLK ETHRX_DV ETHRXD[0–3] ETHTX_CLK ETHRX_ER ETHTX_EN ETHTXD[0–3] Valid Valid ETHTX_ER 803 804 805 Valid ETHREF_CLK ETHCRS_DV ETHRXD[0–1] ETHRX_ER 807 806 ETHTX_EN ETHTXD[0–1] Valid Valid 811 |
|
ссылки URL |
| Вашему бизинису помогли Аллдатащит? [ DONATE ] |
Что такое Аллдатащит | реклама | контакт | Конфиденциальность | Ссылка на техническое описание | обмен ссыками | поиск по производителю All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |