| поискавой системы для электроныых деталей |
|
IMX6SDLCEC датащи(PDF) 37 Page - NXP Semiconductors |
|
|
|||||||||||||||||||||||||||||
IMX6SDLCEC датащи(HTML) 37 Page - NXP Semiconductors |
|
37 / 169 page ![]() Electrical Characteristics i.MX 6Solo/6DualLite Applications Processors for Consumer Products, Rev. 9, 11/2018 NXP Semiconductors 37 4.4.3 Ethernet PLL 4.4.4 480 MHz PLL 4.4.5 MLB PLL The MediaLB PLL is necessary in the MediaLB 6-Pin implementation to phase align the internal and external clock edges, effectively tuning out the delay of the differential clock receiver and is also responsible for generating the higher speed internal clock, when the internal-to-external clock ratio is not 1:1. Reference clock 24 MHz Lock time <11250 reference cycles Table 17. Ethernet PLL’s Electrical Parameters Parameter Value Clock output range 500 MHz Reference clock 24 MHz Lock time <11250 reference cycles Table 18. 480 MHz PLL’s Electrical Parameters Parameter Value Clock output range 480 MHz PLL output Reference clock 24 MHz Lock time <383 reference cycles Table 19. MLB PLL’s Electrical Parameters Parameter Value Lock time <1 ms Table 16. 528 MHz PLL’s Electrical Parameters (continued) Parameter Value |
|
ссылки URL |
| Вашему бизинису помогли Аллдатащит? [ DONATE ] |
Что такое Аллдатащит | реклама | контакт | Конфиденциальность | Ссылка на техническое описание | обмен ссыками | поиск по производителю All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |