AD6635BBSLASHPCB datasheet(3/60 Pages) AD

3 / 60 page

REV. 0

AD6635

–3–

TABLE OF CONTENTS

FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

APPLICATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . 2

ARCHITECTURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

RECOMMENDED OPERATING CONDITIONS . . . . . . . 7

ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . 7

GENERAL TIMING CHARACTERISTICS . . . . . . . . . . . . 8

MICROPROCESSOR PORT TIMING

CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . 10

ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . 11

ORDERING GUIDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

PIN CONFIGURATION . . . . . . . . . . . . . . . . . . . . . . . . . . 12

PIN CONFIGURATION (PIN OUT) . . . . . . . . . . . . . . . . 13

PIN FUNCTION DESCRIPTION . . . . . . . . . . . . . . . . . . 14

TIMING DIAGRAMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

INPUT DATA PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Input Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Gain Switching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Input Data Scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Scaling with Fixed-Point ADCs . . . . . . . . . . . . . . . . . . . . 24

Scaling with Floating-Point or Gain-Ranging ADCs . . . . 25

NUMERICALLY CONTROLLED OSCILLATOR . . . . . 26

Frequency Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

NCO Frequency Hold-Off Register . . . . . . . . . . . . . . . . . 26

Phase Offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

NCO Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

By-Pass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Phase Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Amplitude Dither . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Clear Phase Accumulator on Hop . . . . . . . . . . . . . . . . . . 26

Input Enable Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Mode 00: Blank on IEN Low . . . . . . . . . . . . . . . . . . . 27

Mode 01: Clock on IEN High . . . . . . . . . . . . . . . . . . . 27

Mode 10: Clock on IEN Transition to High . . . . . . . . 27

Mode 11: Clock on IEN Transition to Low . . . . . . . . . 27

WB Input Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Sync Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

SECOND-ORDER rCIC FILTER . . . . . . . . . . . . . . . . . . . 27

rCIC2 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Example Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Decimation and Interpolation Registers . . . . . . . . . . . . . . 29

rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

FIFTH-ORDER CIC FILTER . . . . . . . . . . . . . . . . . . . . . . 29

CIC5 Rejection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

RAM COEFFICIENT FILTER . . . . . . . . . . . . . . . . . . . . . 30

RCF Decimation Register . . . . . . . . . . . . . . . . . . . . . . . . 30

RCF Decimation Phase . . . . . . . . . . . . . . . . . . . . . . . . . . 30

RCF Filter Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

RCF Output Scale Factor and Control Register . . . . . . . . 31

INTERPOLATING HALF BAND FILTERS . . . . . . . . . . 32

AUTOMATIC GAIN CONTROL . . . . . . . . . . . . . . . . . . . 32

The AGC Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Desired Signal Level Mode . . . . . . . . . . . . . . . . . . . . . . . 33

Desired Clipping Level Mode . . . . . . . . . . . . . . . . . . . . . 34

Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

USER CONFIGURABLE BUILT IN SELF TEST

(BIST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

RAM BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Channel BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

CHIP SYNCHRONIZATION . . . . . . . . . . . . . . . . . . . . . . 36

Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Start with No Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Start with Soft Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Start with Pin Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Hop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Set Freq No Hop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Hop with Soft Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Hop with Pin Sync . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

PARALLEL OUTPUT PORTS . . . . . . . . . . . . . . . . . . . . . 37

Channel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

AGC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Master/Slave PCLKn Modes . . . . . . . . . . . . . . . . . . . . . . 39

Parallel Port Pin Functionality . . . . . . . . . . . . . . . . . . . . . 39

LINK PORT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Link Port Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Link Port Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

TigerSHARC Configuration . . . . . . . . . . . . . . . . . . . . . . 41

AD6635 CHANNEL MEMORY MAP . . . . . . . . . . . . . . . . 41

0x00-0x7F: Coefficient Memory (CMEM) . . . . . . . . . . . 42

0x80: Channel Sleep Register . . . . . . . . . . . . . . . . . . . . . 42

0x81: Soft_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . 42

0x82: Pin_SYNC Register . . . . . . . . . . . . . . . . . . . . . . . . 42

0x83: Start Hold-Off Counter . . . . . . . . . . . . . . . . . . . . . 42

0x84: NCO Frequency Hold-Off Counter . . . . . . . . . . . 42

0x85: NCO Frequency Register 0 . . . . . . . . . . . . . . . . . . 42

0x86: NCO Frequency Register 1 . . . . . . . . . . . . . . . . . . 42

0x87: NCO Phase Offset Register . . . . . . . . . . . . . . . . . . 42

0x88: NCO Control Register . . . . . . . . . . . . . . . . . . . . . 42

0x90: rCIC2 Decimation – 1 (MrCIC2-1) . . . . . . . . . . . 44

0x91: rCIC2 Interpolation – 1 (LrCIC2-1) . . . . . . . . . . . 44

0x92: rCIC2 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

0x93: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

0x94: CIC5 Decimation – 1 (MCIC5-1) . . . . . . . . . . . . . 44

0x95: CIC5 Scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

0x96: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

0xA0: RCF Decimation – 1 (MRCF-1) . . . . . . . . . . . . . 44

0xA1: RCF Decimation Phase (PRCF) . . . . . . . . . . . . . . 44

0xA2: RCF Number of Taps Minus 1 (NRCF-1) . . . . . . 44

0xA3: RCF Coefficient Offset (CORCF) . . . . . . . . . . . . 44

0xA4: RCF Control Register . . . . . . . . . . . . . . . . . . . . . . 45

0xA5: BIST Register for I . . . . . . . . . . . . . . . . . . . . . . . . 45

0xA6: BIST Register for Q . . . . . . . . . . . . . . . . . . . . . . . 45

0xA7: BIST Control Register . . . . . . . . . . . . . . . . . . . . . 45

0xA8: RAM BIST Control Register . . . . . . . . . . . . . . . . 45

0xA9: Output Control Register . . . . . . . . . . . . . . . . . . . . 45

Memory Map for Input Port Control Registers . . . . . . . . . . 46

Input Port Control Registers . . . . . . . . . . . . . . . . . . . . . . . . 46

0x00: Lower Threshold A: . . . . . . . . . . . . . . . . . . . . . . . . 46

0x01: Upper Threshold A: . . . . . . . . . . . . . . . . . . . . . . . . 46

0x02: Dwell Time A: . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

0x03: Gain Range A Control Register: . . . . . . . . . . . . . . . 46

0x04: Lower Threshold B: . . . . . . . . . . . . . . . . . . . . . . . . 47

0x05: Upper Threshold B: . . . . . . . . . . . . . . . . . . . . . . . . 47

0x06: Dwell Time B: . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

0x07: Gain Range B Control Register: . . . . . . . . . . . . . . . 47

Memory Map for Output Port Control Registers . . . . . . . . . 47

AD6635BB/PCB датащи(PDF) 3 Page - Analog Devices

AD6635BB/PCB датащи(HTML) 3 Page - Analog Devices

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60

датащи скачать

ссылки URL