P89LPC970FDH datasheet(65/66 Pages) NXP

65 / 66 page

P89LPC97X_2

All information provided in this document is subject to legal disclaimers.

Product data sheet

Rev. 02 — 27 April 2010

65 of 66

continued >>

NXP Semiconductors

P89LPC970/971/972

8-bit microcontroller with accelerated two-clock 80C51 core

17. Contents

General description . . . . . . . . . . . . . . . . . . . . . . 1

Features and benefits . . . . . . . . . . . . . . . . . . . . 1

2.1

Principal features . . . . . . . . . . . . . . . . . . . . . . . 1

2.2

Additional features . . . . . . . . . . . . . . . . . . . . . . 2

Ordering information . . . . . . . . . . . . . . . . . . . . . 3

3.1

Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3

Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Functional diagram . . . . . . . . . . . . . . . . . . . . . . 5

Pinning information . . . . . . . . . . . . . . . . . . . . . . 6

6.1

Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

6.2

Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 7

Functional description . . . . . . . . . . . . . . . . . . 10

7.1

Special function registers . . . . . . . . . . . . . . . . 10

7.2

Enhanced CPU . . . . . . . . . . . . . . . . . . . . . . . . 19

7.3

Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

7.3.1

Clock definitions . . . . . . . . . . . . . . . . . . . . . . . 19

7.3.2

CPU clock (OSCCLK). . . . . . . . . . . . . . . . . . . 19

7.4

Crystal oscillator option. . . . . . . . . . . . . . . . . . 19

7.4.1

Low speed oscillator option . . . . . . . . . . . . . . 19

7.4.2

Medium speed oscillator option . . . . . . . . . . . 19

7.4.3

High speed oscillator option . . . . . . . . . . . . . . 19

7.5

Clock output . . . . . . . . . . . . . . . . . . . . . . . . . . 20

7.6

On-chip RC oscillator option . . . . . . . . . . . . . . 20

7.7

Watchdog oscillator option . . . . . . . . . . . . . . . 20

7.8

External clock input option . . . . . . . . . . . . . . . 20

7.9

Clock source switching on the fly . . . . . . . . . . 20

7.10

CCLK wake-up delay . . . . . . . . . . . . . . . . . . . 21

7.11

CCLK modification: DIVM register . . . . . . . . . 21

7.12

Low power select . . . . . . . . . . . . . . . . . . . . . . 21

7.13

Memory organization . . . . . . . . . . . . . . . . . . . 22

7.14

Data RAM arrangement . . . . . . . . . . . . . . . . . 22

7.15

Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

7.15.1

External interrupt inputs . . . . . . . . . . . . . . . . . 23

7.16

I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

7.16.1

Port configurations . . . . . . . . . . . . . . . . . . . . . 25

7.16.1.1

Quasi-bidirectional output configuration . . . . . 25

7.16.1.2

Open-drain output configuration . . . . . . . . . . . 25

7.16.1.3

Input-only configuration . . . . . . . . . . . . . . . . . 26

7.16.1.4

Push-pull output configuration . . . . . . . . . . . . 26

7.16.2

Port 0 analog functions . . . . . . . . . . . . . . . . . . 26

7.16.3

Additional port features. . . . . . . . . . . . . . . . . . 26

7.16.4

Pin remap . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

7.17

Power management . . . . . . . . . . . . . . . . . . . . 27

7.17.1

Brownout detection . . . . . . . . . . . . . . . . . . . . . 27

7.17.2

Power-on detection. . . . . . . . . . . . . . . . . . . . . 28

7.17.3

Power reduction modes . . . . . . . . . . . . . . . . . 28

7.17.3.1

Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

7.17.3.2

Power-down mode . . . . . . . . . . . . . . . . . . . . . 28

7.17.3.3

Total Power-down mode . . . . . . . . . . . . . . . . 28

7.17.4

Regulators . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

7.18

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

7.18.1

Reset vector. . . . . . . . . . . . . . . . . . . . . . . . . . 29

7.19

Timers/counters 0 and 1 . . . . . . . . . . . . . . . . 29

7.19.1

Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

7.19.2

Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

7.19.3

Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

7.19.3.1

Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

7.19.3.2

Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

7.19.4

Timer overflow toggle output . . . . . . . . . . . . . 30

7.20

Timers/counters 2, 3 and 4 . . . . . . . . . . . . . . 30

7.20.1

Mode 0: 16-bit timer/counter with

auto-reload. . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.20.2

Mode 1: 16-bit timer/counter with input

capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.20.3

Mode 2: 16-bit PWM mode . . . . . . . . . . . . . . 31

7.20.4

Timer overflow toggle output . . . . . . . . . . . . . 31

7.21

RTC/system timer . . . . . . . . . . . . . . . . . . . . . 31

7.22

UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.22.1

Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.22.2

Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

7.22.3

Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

7.22.4

Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

7.22.5

Baud rate generator and selection. . . . . . . . . 32

7.22.6

Framing error . . . . . . . . . . . . . . . . . . . . . . . . . 32

7.22.7

Break detect. . . . . . . . . . . . . . . . . . . . . . . . . . 33

7.22.8

Double buffering. . . . . . . . . . . . . . . . . . . . . . . 33

7.22.9

Transmit interrupts with double buffering

enabled (modes 1, 2 and 3) . . . . . . . . . . . . . . 33

7.22.10

The 9th bit (bit 8) in double buffering

(modes 1, 2 and 3). . . . . . . . . . . . . . . . . . . . . 33

7.23

I2C-bus serial interface. . . . . . . . . . . . . . . . . . 33

7.24

SPI (Pin remap) . . . . . . . . . . . . . . . . . . . . . . . 36

7.24.1

Typical SPI configurations . . . . . . . . . . . . . . . 37

7.25

Analog comparators . . . . . . . . . . . . . . . . . . . . 38

7.25.1

Selectable internal reference voltage. . . . . . . 39

7.25.2

Comparator interrupt . . . . . . . . . . . . . . . . . . . 39

7.25.3

Comparators and power reduction modes . . . 39

7.26

KBI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

7.27

Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 40

7.28

Additional features . . . . . . . . . . . . . . . . . . . . . 41

7.28.1

Software reset . . . . . . . . . . . . . . . . . . . . . . . . 41

7.28.2

Dual data pointers . . . . . . . . . . . . . . . . . . . . . 41

7.29

Flash program memory . . . . . . . . . . . . . . . . . 41

7.29.1

General description . . . . . . . . . . . . . . . . . . . . 41

7.29.2

Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

P89LPC970FDH датащи(PDF) 65 Page - NXP Semiconductors

P89LPC970FDH датащи(HTML) 65 Page - NXP Semiconductors

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66

датащи скачать

ссылки URL