| поискавой системы для электроныых деталей |
|
ADAU1361BCPZ-R7 датащи(PDF) 26 Page - Analog Devices |
|
|
|||||||||||||||||||||||||||||
ADAU1361BCPZ-R7 датащи(HTML) 26 Page - Analog Devices |
|
26 / 78 page ![]() Data Sheet ADAU1361 CLOCKING AND SAMPLING RATES analog.com Rev. E | 26 of 78 Table 17. Fractional PLL Parameter Settings for fS = 48 kHz (PLL Output = 49.152 MHz = 1024 × fS) (Continued) MCLK Input (MHz) Input Divider (X) Integer (R) Denominator (M) Numerator (N) R2: PLL Control Setting (Hex) 19.2 2 5 25 3 0x0019 0003 2B01 19.68 2 4 205 204 0x00CD 00CC 2301 19.8 2 4 825 796 0x0339 031C 2301 24 2 4 125 12 0x007D 000C 2301 26 2 3 1625 1269 0x0659 04F5 1B01 27 2 3 1125 721 0x0465 02D1 1B01 Table 18. Integer PLL Parameter Settings for fS = 48 kHz (PLL Output = 49.152 MHz = 1024 × fS) MCLK Input (MHz) Input Divider (X) Integer (R) Denominator (M) Numerator (N) R2: PLL Control Setting (Hex)1 12.288 1 4 Don’t care Don’t care 0xXXXX XXXX 2001 24.576 1 2 Don’t care Don’t care 0xXXXX XXXX 1001 1 X = don’t care. |
|
ссылки URL |
| Вашему бизинису помогли Аллдатащит? [ DONATE ] |
Что такое Аллдатащит | реклама | контакт | Конфиденциальность | Ссылка на техническое описание | обмен ссыками | поиск по производителю All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |