поискавой системы для электроныых деталей
  Russian  ▼
ALLDATASHEETRU.COM

X  

Preview PDF HTML

CSG14K_CSG8K датащи(PDF) 65 Page - ams AG

номер детали CSG14K_CSG8K
подробное описание детали  13.8Mp_8.3Mp High Speed Global Shutter CMOS Image Sensor
PDF  113 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
производитель  AMSCO [ams AG]
домашняя страница  http://www.ams.com
Logo AMSCO - ams AG

CSG14K_CSG8K датащи(HTML) 65 Page - ams AG

Back Button CSG14K_CSG8K Datasheet HTML 61Page - ams AG CSG14K_CSG8K Datasheet HTML 62Page - ams AG CSG14K_CSG8K Datasheet HTML 63Page - ams AG CSG14K_CSG8K Datasheet HTML 64Page - ams AG CSG14K_CSG8K Datasheet HTML 65Page - ams AG CSG14K_CSG8K Datasheet HTML 66Page - ams AG CSG14K_CSG8K Datasheet HTML 67Page - ams AG CSG14K_CSG8K Datasheet HTML 68Page - ams AG CSG14K_CSG8K Datasheet HTML 69Page - ams AG Next Button
Zoom Inzoom in Zoom Outzoom out
 65 / 113 page
background image
Document Feedback
CSG14K_CSG8K
Functional Description
Datasheet
• PUBLIC
DS000571
• v1-00 • 2020-Dec-15
112
│ 64
Figure 69:
Color Mode
Register Name
Bank
Address
Bits
Description
COLOR_MODE
4
4
[0]
0: Mono
1: Color
-
1
118
[10:7]
5: Mono (default)
3: Color
-
1
118
[19:16]
5: Mono (default)
3: Color
Set PLL
Starting from the input clock frequency and the targeted output data rate, 4 parameters must be
calculated to correctly configure the PLL. Then the PLL must be configured using the upload
sequence below.
Figure 70:
PLL Configuration Sequence
#
Register
Bank
Address
Value
1
PLL_DIV
0
78
See calculation below
2
PLL_WRAP_ADC_DIV
0
86
See calculation below
3
PLL_WRAP_MAIN_DIV
0
87
See calculation below
4
PLL_RST_N
0
80
1
5
Wait at least 10 µs
6
PLL_PD_N
0
77
1
7
Wait for PLL lock status
(see procedure below)
8
RG_CTRL
1
115
See calculation below
9
PLL_WRAP_RST_N
0
88
1
The parameter PLL_DIV depends on the targeted output data rate and the input clock frequency
(between 12 MHz and 20 MHz) as shown in the equation below.
Equation 1:
������������������_������������������ = ������������������������������ (
������������������������_������������������������ [������������������������] ∙ 2������������������_������������������������_������������������������_������������������
������������������������_in[������������������]
)
Where PLL_WRAP_MAIN_DIV is derived from the targeted output data rate as shown in the tables
below.



Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100  ...More


датащи скачать

Go To PDF Page


ссылки URL



Вашему бизинису помогли Аллдатащит?  [ DONATE ] 

Что такое Аллдатащит   |   реклама   |   контакт   |   Конфиденциальность   |   Ссылка на техническое описание    |   обмен ссыками   |   поиск по производителю
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com