| поискавой системы для электроныых деталей |
|
MPC5200B датащи(PDF) 47 Page - Freescale Semiconductor, Inc |
|
|
|||||||||||||||||||||||||||||
MPC5200B датащи(HTML) 47 Page - Freescale Semiconductor, Inc |
|
47 / 72 page ![]() MPC5200B Data Sheet, Rev. 4 Freescale Semiconductor 47 1.3.16 PSC 1.3.16.1 Codec Mode (8-,16-, 24-, and 32-bit)/I2S Mode NOTE Output timing is specified at a nominal 50 pF load. Figure 37. Timing Diagram — 8-, 16-, 24-, and 32-bit CODEC / I2S Master Mode Table 42. Timing Specifications—8-, 16-, 24-, and 32-bit CODEC / I2S Master Mode Sym Description Min Typ Max Units SpecID 1 Bit Clock cycle time, programmed in CCS register 40.0 — — ns A15.1 2 Clock duty cycle — 50 — %(1) 1 Bit Clock cycle time. A15.2 3 Bit Clock fall time — — 7.9 ns A15.3 4 Bit Clock rise time — — 7.9 ns A15.4 5 FrameSync valid after clock edge — — 8.4 ns A15.5 6 FrameSync invalid after clock edge — — 8.4 ns A15.6 7 Output Data valid after clock edge — — 9.3 ns A15.7 8 Input Data setup time 6.0 — — ns A15.8 BitClk 5 3 4 3 4 (CLKPOL=0) BitClk (CLKPOL=1) FrameSync (SyncPol = 1) TxD Output Output Output 6 7 8 Output FrameSync (SyncPol = 0) Output RxD Input 1 22 |
|
ссылки URL |
| Вашему бизинису помогли Аллдатащит? [ DONATE ] |
Что такое Аллдатащит | реклама | контакт | Конфиденциальность | Ссылка на техническое описание | обмен ссыками | поиск по производителю All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |