| поискавой системы для электроныых деталей |
|
WM8595 датащи(PDF) 11 Page - Wolfson Microelectronics plc |
|
|
|||||||||||||||||||||||||||||
WM8595 датащи(HTML) 11 Page - Wolfson Microelectronics plc |
|
11 / 82 page ![]() Production Data WM8595 w PD, Rev 4.2, January 2011 11 MASTER CLOCK TIMING Figure 1 MCLK Timing Test Conditions AVDD1, DVDD = 3.3V, AVDD2 = 9V, AGND1, AGND2, DGND = 0V, TA = +25 OC PARAMETER SYMBOL MIN TYP MAX UNIT Master Clock Timing Information MCLK System clock cycle time tMCLKY 27 120 ns MCLK Duty cycle 40:60 60:40 % MCLK Period Jitter 200 ps MCLK Rise/Fall times 10 ns Table 1 Master Clock Timing Requirements RESET ¯¯ ¯¯¯ ¯TIMING Figure 2 RESET ¯¯¯¯¯¯ Timing Test Conditions AVDD1, DVDD = 3.3V, AVDD2 = 9V, AGND1, AGND2, DGND = 0V, TA = +25 OC PARAMETER SYMBOL MIN TYP MAX UNIT RESET ¯¯¯¯¯¯ Timing Information RESET ¯¯¯¯¯¯ pulsewidth low TRESET 10 ns Table 2 RESET ¯¯¯¯¯¯ Timing Requirements |
|
ссылки URL |
| Вашему бизинису помогли Аллдатащит? [ DONATE ] |
Что такое Аллдатащит | реклама | контакт | Конфиденциальность | Ссылка на техническое описание | обмен ссыками | поиск по производителю All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |