TMS320VC5471GHKA datasheet(6/97 Pages) TI

6 / 97 page

Figures

vii

June 2001 – Revised December 2002

SPRS180C

List of Figures

Figure

Page

2–1

5471 Functional Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2–2

257-Ball GHK Package (Bottom View)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–1

5471 DSP Subsystem Functional Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–2

Memory Map for DSP Accesses (DSP_APIBN = 1 or ABMDIS = 1)

. . . . . . . . . . . . . . . . . . . . . . . . .

3–3

API Boot Mode Memory Map for DSP Accesses (DSP_APIBN = 0 and ABMDIS = 0)

. . . . . . . . . .

3–4

DSP Extended Program Memory Map

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–5

Bank-Switching Control Register (BSCR)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–6

Pin Control Register (PCR)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3–7

IFR and IMR Registers

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–1

5471 MCU Subsystem Functional Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–2

Ethernet Interface Block Diagram

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4–3

Clock Management Module

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–1

3.3-V Test Load Circuit

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–2

External Divide-by-Two Clock Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–3

External Multiply-by-One Clock Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–4

Memory Read

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–5

Memory Write

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–6

Parallel I/O Port Read

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–7

Parallel I/O Port Write

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–8

Memory Read With Externally Generated Wait-States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–9

Memory Write With Externally Generated Wait-States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–10

I/O Read With Externally Generated Wait-States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–11

I/O Write With Externally Generated Wait-States

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–12

Interrupt Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–13

DSP_IAQ and DSP_IACK Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–14

DSP_XF Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–15

DSP_TOUT Timing

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–16

McBSP Receive Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–17

McBSP Transmit Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–18

McBSP General-Purpose I/O Timings

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–19

McBSP Timing as SPI Master or Slave: CLKSTP = 10b, CLKXP = 0

. . . . . . . . . . . . . . . . . . . . . . . .

6–20

McBSP Timing as SPI Master or Slave: CLKSTP = 11b, CLKXP = 0

. . . . . . . . . . . . . . . . . . . . . . . .

6–21

McBSP Timing as SPI Master or Slave: CLKSTP = 10b, CLKXP = 1

. . . . . . . . . . . . . . . . . . . . . . . .

6–22

McBSP Timing as SPI Master or Slave: CLKSTP = 11b, CLKXP = 1

. . . . . . . . . . . . . . . . . . . . . . . .

6–23

SDRAM Read Command (CAS Latency 3)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–24

SDRAM Write Command

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–25

SDRAM Active Command

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6–26

SDRAM Precharge Command

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

TMS320VC5471GHKA датащи(PDF) 6 Page - Texas Instruments

TMS320VC5471GHKA датащи(HTML) 6 Page - Texas Instruments

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97

датащи скачать

ссылки URL