P89LPC9321 datasheet(69/70 Pages) NXP

69 / 70 page

P89LPC9321_1

Product data sheet

Rev. 01 — 9 December 2008

69 of 70

continued >>

NXP Semiconductors

P89LPC9321

8-bit microcontroller with accelerated two-clock 80C51 core

17. Contents

General description . . . . . . . . . . . . . . . . . . . . . . 1

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

2.1

Principal features . . . . . . . . . . . . . . . . . . . . . . . 1

2.2

Additional features . . . . . . . . . . . . . . . . . . . . . . 2

Ordering information . . . . . . . . . . . . . . . . . . . . . 3

3.1

Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3

Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Functional diagram . . . . . . . . . . . . . . . . . . . . . . 5

Pinning information . . . . . . . . . . . . . . . . . . . . . . 6

6.1

Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

6.2

Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 8

Functional description . . . . . . . . . . . . . . . . . . 11

7.1

Special function registers . . . . . . . . . . . . . . . . 11

7.2

Enhanced CPU . . . . . . . . . . . . . . . . . . . . . . . . 21

7.3

Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

7.3.1

Clock deﬁnitions . . . . . . . . . . . . . . . . . . . . . . . 21

7.3.2

CPU clock (OSCCLK). . . . . . . . . . . . . . . . . . . 21

7.4

External crystal oscillator option . . . . . . . . . . . 21

7.4.1

Low speed oscillator option . . . . . . . . . . . . . . 21

7.4.2

Medium speed oscillator option . . . . . . . . . . . 21

7.4.3

High speed oscillator option . . . . . . . . . . . . . . 21

7.5

Clock output . . . . . . . . . . . . . . . . . . . . . . . . . . 22

7.6

On-chip RC oscillator option . . . . . . . . . . . . . . 22

7.7

Watchdog oscillator option . . . . . . . . . . . . . . . 22

7.8

External clock input option . . . . . . . . . . . . . . . 22

7.9

Clock sources switch on the ﬂy. . . . . . . . . . . . 22

7.10

CCLK wake-up delay . . . . . . . . . . . . . . . . . . . 23

7.11

CCLK modiﬁcation: DIVM register . . . . . . . . . 23

7.12

Low power select . . . . . . . . . . . . . . . . . . . . . . 23

7.13

Memory organization . . . . . . . . . . . . . . . . . . . 24

7.14

Data RAM arrangement . . . . . . . . . . . . . . . . . 24

7.15

Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

7.15.1

External interrupt inputs . . . . . . . . . . . . . . . . . 25

7.16

I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

7.16.1

Port conﬁgurations . . . . . . . . . . . . . . . . . . . . . 27

7.16.1.1

Quasi-bidirectional output conﬁguration . . . . . 27

7.16.1.2

Open-drain output conﬁguration . . . . . . . . . . . 27

7.16.1.3

Input-only conﬁguration . . . . . . . . . . . . . . . . . 28

7.16.1.4

Push-pull output conﬁguration . . . . . . . . . . . . 28

7.16.2

Port 0 analog functions . . . . . . . . . . . . . . . . . . 28

7.16.3

Additional port features. . . . . . . . . . . . . . . . . . 28

7.17

Power monitoring functions. . . . . . . . . . . . . . . 28

7.17.1

Brownout detection . . . . . . . . . . . . . . . . . . . . . 29

7.17.2

Power-on detection . . . . . . . . . . . . . . . . . . . . . 29

7.18

Power reduction modes . . . . . . . . . . . . . . . . . 29

7.18.1

Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

7.18.2

Power-down mode . . . . . . . . . . . . . . . . . . . . . 29

7.18.3

Total Power-down mode . . . . . . . . . . . . . . . . . 30

7.19

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

7.19.1

Reset vector . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.20

Timers/counters 0 and 1 . . . . . . . . . . . . . . . . 31

7.20.1

Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.20.2

Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.20.3

Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.20.4

Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.20.5

Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

7.20.6

Timer overﬂow toggle output . . . . . . . . . . . . . 32

7.21

RTC/system timer. . . . . . . . . . . . . . . . . . . . . . 32

7.22

CCU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

7.22.1

CCU clock . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

7.22.2

CCUCLK prescaling . . . . . . . . . . . . . . . . . . . . 32

7.22.3

Basic timer operation . . . . . . . . . . . . . . . . . . . 32

7.22.4

Output compare . . . . . . . . . . . . . . . . . . . . . . . 33

7.22.5

Input capture . . . . . . . . . . . . . . . . . . . . . . . . . 33

7.22.6

PWM operation . . . . . . . . . . . . . . . . . . . . . . . 33

7.22.7

Alternating output mode . . . . . . . . . . . . . . . . . 34

7.22.8

PLL operation . . . . . . . . . . . . . . . . . . . . . . . . . 34

7.22.9

CCU interrupts . . . . . . . . . . . . . . . . . . . . . . . . 35

7.23

UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

7.23.1

Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

7.23.2

Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

7.23.3

Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

7.23.4

Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

7.23.5

Baud rate generator and selection . . . . . . . . . 36

7.23.6

Framing error . . . . . . . . . . . . . . . . . . . . . . . . . 36

7.23.7

Break detect . . . . . . . . . . . . . . . . . . . . . . . . . . 37

7.23.8

Double buffering . . . . . . . . . . . . . . . . . . . . . . . 37

7.23.9

Transmit interrupts with double buffering

enabled (modes 1, 2 and 3) . . . . . . . . . . . . . . 37

7.23.10

The 9th bit (bit 8) in double buffering

(modes 1, 2 and 3) . . . . . . . . . . . . . . . . . . . . . 37

7.24

I2C-bus serial interface . . . . . . . . . . . . . . . . . . 37

7.25

SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

7.25.1

Typical SPI conﬁgurations . . . . . . . . . . . . . . . 41

7.26

Analog comparators . . . . . . . . . . . . . . . . . . . . 42

7.26.1

Internal reference voltage. . . . . . . . . . . . . . . . 43

7.26.2

Comparator interrupt . . . . . . . . . . . . . . . . . . . 43

7.26.3

Comparators and power reduction modes . . . 43

7.27

KBI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

7.28

Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 44

7.29

Additional features . . . . . . . . . . . . . . . . . . . . . 45

7.29.1

Software reset . . . . . . . . . . . . . . . . . . . . . . . . 45

7.29.2

Dual data pointers . . . . . . . . . . . . . . . . . . . . . 45

7.29.3

Data EEPROM . . . . . . . . . . . . . . . . . . . . . . . . 45

7.30

Flash program memory . . . . . . . . . . . . . . . . . 46

P89LPC9321 датащи(PDF) 69 Page - NXP Semiconductors

P89LPC9321 датащи(HTML) 69 Page - NXP Semiconductors

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70

датащи скачать

ссылки URL