| поискавой системы для электроныых деталей |
|
MSC8112 датащи(PDF) 34 Page - Freescale Semiconductor, Inc |
|
|
|||||||||||||||||||||||||||||
MSC8112 датащи(HTML) 34 Page - Freescale Semiconductor, Inc |
|
34 / 44 page ![]() MSC8112 Dual Core Digital Signal Processor Data Sheet, Rev. 0 Freescale Semiconductor 34 2.5.10.4 SMII Mode 2.5.11 GPIO Timing Table 27. SMII Mode Signal Timing No. Characteristics Min Max Unit 808 ETHSYNC_IN, ETHRXD to ETHCLOCK rising edge set-up time 1.0 — ns 809 ETHCLOCK rising edge to ETHSYNC_IN, ETHRXD hold time 1.0 — ns 810 ETHCLOCK rising edge to ETHSYNC, ETHTXD output delay 1.51 6.02 ns Notes: 1. Measured using a 5 pF load. 2. Measured using a 15 pF load. Figure 26. SMII Mode Signal Timing Table 28. GPIO Timing No. Characteristics Ref = CLKIN Unit Min Max 601 REFCLK edge to GPIO out valid (GPIO out delay time) — 6.1 ns 602 REFCLK edge to GPIO out not valid (GPIO out hold time) 1.1 — ns 603 REFCLK edge to high impedance on GPIO out — 5.4 ns 604 GPIO in valid to REFCLK edge (GPIO in set-up time) 3.5 — ns 605 REFCLK edge to GPIO in not valid (GPIO in hold time) 0.5 — ns Figure 27. GPIO Timing Valid ETHCLOCK ETHSYNC_IN ETHRXD ETHSYNC ETHTXD Valid Valid 810 809 808 REFCLK GPIO (Output) GPIO (Input) Valid 603 High Impedance 604 605 602 601 |
|
ссылки URL |
| Вашему бизинису помогли Аллдатащит? [ DONATE ] |
Что такое Аллдатащит | реклама | контакт | Конфиденциальность | Ссылка на техническое описание | обмен ссыками | поиск по производителю All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |