TAS5504_06 datasheet(5/96 Pages) TI

5 / 96 page

Contents

October 2004

SLES123

6.5

System Control Register 2 (0x04)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.6

Channel Configuration Control Register (0x05−X0C)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.7

Headphone Configuration Control Register (0x0D)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.8

Serial Data Interface Control Register (0x0E)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.9

Soft Mute Register (0x0F)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.10

Automute Control Register(0x14)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.11

Automute PWM Threshold and Backend Reset Period (0x15)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.12

Modulation Index Limit Register (0x16)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.13

Interchannel Channel Delay Registers (0x1B − 0x22) and Offset Register (0x23)

. . . . . . . . . . . . . .

6.14

Bank Switching Command (0x40)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.15

Input Mixer Registers (0x41, 0x42, 0x47, 0x48, Channels 1−4)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.16

Bass Management Registers (0x49–0x50)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.17

Biquad Filters Register (0x51 – 0x88)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.18

Bass and Treble Bypass Register (0x89 – 0x90, Channels 1 − 4)

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.19

Loudness Registers (0x91 – 0x95)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.20

DRC1 Control (0x96, Channels 1−3)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.21

DRC2 Control (0x97, Channel 4)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.22

DRC1 Data Registers (0x98 – 0x9C)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.23

DRC2 Data Registers (0x9D – 0xA1)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.24

DRC Bypass Registers (0xA2, 0xA3, 0xA8, 0xA9)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.25

4x2 Output Mixer Registers (0xAA and 0xAB)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.26

4x3 Output Mixer Registers (0xB0 – 0xB1)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.27

Volume Biquad Register (0xCF)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.28

Volume Treble and Bass Slew Rates (0xD0)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.29

Volume Registers (0xD1, 0xD2, 0xD7, and 0xD8)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.30

Bass Filter Set Register (0xDA)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.31

Bass Filter Index Register (0xDB)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.32

Treble Filter Set Register (0xDC)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.33

Treble Filter Index (0xDD)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.34

AM Mode Register (0xDE)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.35

PSVC Range Register (0xDF)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.36

General Control Register (0xE0)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6.37

Incremental Multiple Write Append Register (0xFE)

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

TAS5504 Example Application Schematic

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

TAS5504 датащи(PDF) 5 Page - Texas Instruments

TAS5504 датащи(HTML) 5 Page - Texas Instruments

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96

датащи скачать

ссылки URL