CYUSB301X

Document Number: 001-52136 Rev. *N

Page 15 of 45

Pin Description

Table 7. CYUSB3012 and CYUSB3014 Pin List (GPIF II with 32-bit Data Bus Width)

BGA

WLCSP

I/O

Name

Description

GPIF II (VIO1 Power Domain)

GPIF II Interface

Slave FIFO Interface

F10

F1

VIO1

I/O

GPIO[0]

DQ[0]

DQ[0]

F9

F2

VIO1

I/O

GPIO[1]

DQ[1]

DQ[1]

F7

G1

VIO1

I/O

GPIO[2]

DQ[2]

DQ[2]

G10

E3

VIO1

I/O

GPIO[3]

DQ[3]

DQ[3]

G9

F3

VIO1

I/O

GPIO[4]

DQ[4]

DQ[4]

F8

J1

VIO1

I/O

GPIO[5]

DQ[5]

DQ[5]

H10

G2

VIO1

I/O

GPIO[6]

DQ[6]

DQ[6]

H9

G3

VIO1

I/O

GPIO[7]

DQ[7]

DQ[7]

J10

H2

VIO1

I/O

GPIO[8]

DQ[8]

DQ[8]

J9

G4

VIO1

I/O

GPIO[9]

DQ[9]

DQ[9]

K11

J2

VIO1

I/O

GPIO[10]

DQ[10]

DQ[10]

L10

K2

VIO1

I/O

GPIO[11]

DQ[11]

DQ[11]

K10

H3

VIO1

I/O

GPIO[12]

DQ[12]

DQ[12]

K9

L2

VIO1

I/O

GPIO[13]

DQ[13]

DQ[13]

J8

H4

VIO1

I/O

GPIO[14]

DQ[14]

DQ[14]

G8

J3

VIO1

I/O

GPIO[15]

DQ[15]

DQ[15]

J6

K6

VIO1

I/O

GPIO[16]

PCLK

CLK

K8

L3

VIO1

I/O

GPIO[17]

CTL[0]

SLCS#

K7

H5

VIO1

I/O

GPIO[18]

CTL[1]

SLWR#

J7

J4

VIO1

I/O

GPIO[19]

CTL[2]

SLOE#

H7

H6

VIO1

I/O

GPIO[20]

CTL[3]

SLRD#

G7

K5

VIO1

I/O

GPIO[21]

CTL[4]

FLAGA

G6

J5

VIO1

I/O

GPIO[22]

CTL[5]

FLAGB

K6

L6

VIO1

I/O

GPIO[23]

CTL[6]

GPIO

H8

K3

VIO1

I/O

GPIO[24]

CTL[7]

PKTEND#

G5

J6

VIO1

I/O

GPIO[25]

CTL[8]

GPIO

H6

K7

VIO1

I/O

GPIO[26]

CTL[9]

GPIO

K5

J7

VIO1

I/O

GPIO[27]

CTL[10]

GPIO

J5

K8

VIO1

I/O

GPIO[28]

CTL[11]

A1

H5

L8

VIO1

I/O

GPIO[29]

CTL[12]

A0

G4

L9

VIO1

I/O

GPIO[30]

PMODE[0]

PMODE[0]

H4

J8

VIO1

I/O

GPIO[31]

PMODE[1]

PMODE[1]

L4

K9

VIO1

I/O

GPIO[32]

PMODE[2]

PMODE[2]

L8

K4

VIO1

I/O

INT#

INT#/CTL[15]

CTL[15]

C5

D8

CVDDQ

I

RESET#

RESET#

RESET#

Note

3. When GPIF II is configured for the 32-bit data bus width, GPIO[50]-GPIO[52] may be configured as GPIOs or I2S, and GPIO[53] to GPIO[56] may be configured as

GPIOs or UART interface only.