AMD-K6 datasheet(11/346 Pages) AMD

11 / 346 page

List of Figures

20695H/0—March 1998

AMD-K6® Processor Data Sheet

Preliminary Information

List of Figures

Part One

AMD-K6 Processor Family

Figure 1.

AMD-K6 Processor Block Diagram . . . . . . . . . . . . . . . . . . . . . . . 11

Figure 2.

Cache Sector Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

Figure 3.

The Instruction Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Figure 4.

AMD-K6 Processor Decode Logic . . . . . . . . . . . . . . . . . . . . . . . . 14

Figure 5.

AMD-K6 Processor Scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Figure 6.

EAX Register with 16-Bit and 8-Bit Name Components. . . . . . 22

Figure 7.

Integer Data Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Figure 8.

Segment Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Figure 9.

Segment Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Figure 10. Floating-Point Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Figure 11. FPU Status Word Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Figure 12. FPU Control Word Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Figure 13. FPU Tag Word Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Figure 14. Packed Decimal Data Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Figure 15. Precision Real Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Figure 16. MMX Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Figure 17. MMX Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Figure 18. EFLAGS Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Figure 19. Control Register 4 (CR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Figure 20. Control Register 3 (CR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Figure 21. Control Register 2 (CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Figure 22. Control Register 1 (CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Figure 23. Control Register 0 (CR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Figure 24. Debug Register DR7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Figure 25. Debug Register DR6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Figure 26. Debug Registers DR5 and DR4 . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Figure 27. Debug Registers DR3, DR2, DR1, and DR0. . . . . . . . . . . . . . . . 36

Figure 28. Machine-Check Address Register (MCAR) . . . . . . . . . . . . . . . . 37

Figure 29. Machine-Check Type Register (MCTR) . . . . . . . . . . . . . . . . . . . 38

Figure 30. Test Register 12 (TR12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Figure 31. Time Stamp Counter (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Figure 32. Write Handling Control Register (WHCR) . . . . . . . . . . . . . . . . 39

Figure 33. Memory Management Registers . . . . . . . . . . . . . . . . . . . . . . . . . 40

Figure 34. Task State Segment (TSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

AMD-K6 датащи(PDF) 11 Page - Advanced Micro Devices

AMD-K6 датащи(HTML) 11 Page - Advanced Micro Devices

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

датащи скачать

ссылки URL