||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

|||||||||||||||||

2016-02-0002

PT0564-1

03/29/16

7

PI4IOE5V9521

2-bit I

low power I/O port with interrupt and reset

PI4IOE5V9521 Block Diagram

Details Description

a. Device address

Table 4: Device address

b7(MSB)

b6

b5

b4

b3

b2

b1

b0

Address Byte

1

0

0

1

0

0

1

R/W

Note: Read “1”, Write “0”

b. Registers

The command byte is the first byte to follow the address byte during a write transmission. It is used as a pointer to determine

which of the following registers will be written or read.

Table 5: Command byte

Command

Register

0

Input port register

1

Output port register

2

Polarity inversion register

3

Configuration register

Figure 3: Block diagram of PI4IOE5V9521

Note: All I/Os are set to inputs at reset.