Wolfson Microelectronics

9

WM5620L, WM5620

Timing Diagrams

Figure 2. LDAC controlled update

A1

A0

RNG

D7

D6

D5

D4

D3

D2

D1

D0

1

2

3

4

5

6

7

8

9

10

11

CLK

Data

Load

LDAC

CLK

Data

Load

LDAC

A1

A0

RNG

D7

D6

D5

D4

D3

D2

D1

D0

1

2

3

4

5

6

7

8

9

10

11

CLK

Data

Load

LDAC

A1

A0

RNG

D7

D6

D5

D4

D3

D2

D1

D0

1

2

3

4

5

6

7

8

9

10

11

Figure 4. LDAC controlled update using 8-bit serial word.

Figure 3. Load controlled update (LDAC = 0) using 8-bit serial word.