MC68HC08AS32_V01 datasheet(7/280 Pages) NXP

7 / 280 page

MC68HC08AS32 — Rev. 4.1

Data Sheet

Freescale Semiconductor

Data Sheet — MC68HC08AS32

Table of Contents

Section 1. General Description

1.1

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

1.2

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

1.3

MCU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

1.4

Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

1.4.1

Power Supply Pins (VDD and VSS) . . . . . . . . . . . . . . . . . . . . . . . . . . 22

1.4.2

Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . . . . . . . . 22

1.4.3

External Reset Pin (RST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

1.4.4

External Interrupt Pin (IRQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

1.4.5

Analog Power Supply Pin (VDDA/VDDAREF) . . . . . . . . . . . . . . . . . . . 23

1.4.6

ADC High Reference Pin (VREFH) . . . . . . . . . . . . . . . . . . . . . . . . . . 23

1.4.7

Analog Ground Pin (VSSA/VREFL) . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

1.4.8

External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . . . . . . . . 23

1.4.9

Port A Input/Output (I/O) Pins (PTA7–PTA0) . . . . . . . . . . . . . . . . . . 23

1.4.10

Port B I/O Pins (PTB7/ATD7–PTB0/ATD0) . . . . . . . . . . . . . . . . . . . 23

1.4.11

Port C I/O Pins (PTC4–PTC0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

1.4.12

Port D I/O Pins (PTD6/ATD14/TCLKA–PTD0/ATD8) . . . . . . . . . . . . 24

1.4.13

Port E I/O Pins (PTE7/SPSCK–PTE0/TxD) . . . . . . . . . . . . . . . . . . . 24

1.4.14

Port F I/O Pins (PTF3/TCH5–PTF0/TCH2) . . . . . . . . . . . . . . . . . . . 24

1.4.15

J1850 Transmit Pin Digital (BDTxD). . . . . . . . . . . . . . . . . . . . . . . . . 24

1.4.16

J1850 Receive Pin Digital (BDRxD) . . . . . . . . . . . . . . . . . . . . . . . . . 24

Section 2. Memory

2.1

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2

Input/Output (I/O) Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.3

Random-Access Memory (RAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.4

Read-Only Memory (ROM). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.5

Electrically Erasable Programmable ROM (EEPROM) . . . . . . . . . . . . . 36

2.5.1

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2.5.1.1

EEPROM Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2.5.1.2

EEPROM Erasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

2.5.1.3

EEPROM Block Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

2.5.1.4

EEPROM Redundant Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2.5.1.5

EEPROM Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

2.5.1.6

EEPROM Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

MC68HC08AS32 датащи(PDF) 7 Page - NXP Semiconductors

MC68HC08AS32 датащи(HTML) 7 Page - NXP Semiconductors

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

датащи скачать

ссылки URL