Data Sheet

ADAQ23875

Rev. 0 | Page 21 of 23

SAMPLE N + 1

SAMPLE N

INPUT ACQUISITION

INPUT ACQUISITION

ANALOG

INPUT

OUTPUT DATA FROM

SAMPLE N – 1

OUTPUT DATA FROM

SAMPLE N

OUTPUT DATA FROM

SAMPLE N + 1

LOGIC 0

D15

D14 D13 D12 D11 D10 D9

D8

D7

D6

D5

D15

D14 D13 D12 D11 D10 D9

D8

D7

D6

D5

D4

D3

D2

D1

D0

1

2

3

4

5

6

7

8

LOGIC 0

D5

D6

D4

D3

D2

D1

D0

Figure 44. Timing Diagram for Multiple Conversions in One-Lane Output Mode

CNV±

CONVERSION N

CONVERSION N + 1

1

2

3

4

5

6

7

8

TIME WINDOW FOR CLOCKING OUT CONVERSION N

CLK±

Figure 45. Valid Time Window for Clocking Out Data

LOGIC 0

D15

D13 D11 D9

D7

D5

D3

D1

LOGIC 0

D15

D13 D11 D9

D7

D5

D3

D1

D7

D5

D3

D1

LOGIC 0

OUTPUT DATA FROM SAMPLE N – 1

OUTPUT DATA FROM SAMPLE N + 1

OUTPUT DATA FROM SAMPLE N

D14

D12 D10 D8

D6

D4

D2

D0

LOGIC 0

D14

D12 D10 D8

D6

D4

D2

D0

D6

D4

D2

D0

ANALOG

INPUT

SAMPLE N

SAMPLE N + 1

INPUT ACQUISITION

1

2

3

4

INPUT ACQUISITION

Figure 46. Two-Lane Output Mode